Themen für Abschlussarbeiten
Modellierung und Verifizierung von 3D Network-on-Chip Benchmarks für den RatatoskrM3D Simulator
Im Rahmen dieser Arbeit sollen verschiedene Benchmarks für 3D Network-on-Chips (NoC) weiter-/entwickelt werden. Als Basis dient das am Lehrstuhl entwickelte Projekt RatatoskrM3D, welches einen NoC-Simulator beinhaltet. Des Weiteren sollen die Simulationsergebnisse mit anderen Simulatoren verglichen und verifiziert werden.
- Forschungsprojekt oder Bachelor-/Masterarbeit
- Betreuer: M.Sc Max Tzschoppe
Hardware-Implementierung von Embedded Vision-Algorithmen
Entwicklung von Embedded Vision Algorithmen und FPGA-basierte Hardware-Implementierung. Erforderliche Kenntnisse: C, High-level-Synthese, Bildverarbeitung, FPGA-Programmierung hilfreich
- Bachelor/Master
- Betreuer: Dr.-Ing. Gerald Krell
3D-Vermessungs-Komponenten
in Zusammenarbeit mit INB, siehe Externer Link
- Bachelor/Master
- Betreuer: Dr.-Ing. Gerald Krell
A Linear Programming Model for Operator Mapping on FPGAs
In dieser Arbeit soll ein Lineares Programm erstellt und implementiert werden, mit Hilfe dessen Operatorgraphen auf ein FPGA abgebildet werden. Der Fokus liegt hier auf der mathematischen Modellierung der Problemstellung. Das Thema ist für Master- oder motivierte Bachelor-Studenten geeignet.
- Bachelor/Master
- Betreuer: Dr.-Ing. Martin Wilhelm
Latency Measures in Network-on-Chips
In dieser Arbeit sollen verschiedene Maße für die Qualität eines Network-on-Chips evaluiert und miteinander verglichen werden. Dazu sollen mittels eines NoC-Simulators aussagekräftige Beispiele erstellt und alternatie Messgrößen vorgeschlagenen werden. Das Thema ist für Master- oder motivierte Bachelor-Studenten geeignet.
- Bachelor/Master
- Betreuer: Dr.-Ing. Martin Wilhelm